Bloki dwusystemowego, scalonego odbiornika sygnałów nawigacji satelitarnej GALILEO i GPS

Bloki dwusystemowego, scalonego odbiornika sygnałów nawigacji satelitarnej GALILEO i GPS w technologii nanometrowej CMOS do dokładnego pozycjonowania obiektów przenośnych

Jednoukładowy wieloczęstotliwościowy odbiornik nawigacji satelitarnej będzie wykonany w nanometrowej technologii półprzewodnikowej CMOS. Umożliwi nawigację w czasie rzeczywistym, przy zwiększonej precyzji pozycjonowania, jednocześnie z obydwu konstelacji satelitarnych systemów GNSS – europejskiego Galileo i amerykańskiego GPS-Navstar.

Autorski specjalizowany procesor nawigacyjny o podwyższonej niezawodności będzie zawierać sprzętowe zabezpieczenia układów decyzyjnych/cyfrowych, uodparniając je na promieniowanie i próby zdalnego unieszkodliwiania wysokoenergetycznymi polami elektromagnetycznymi. Dedykowany jest do zastosowań specjalnych: lotnictwo wojskowe i cywilne, kosmos, transport drogowy, kolejowy i żegluga morska, systemy geodezyjne i obrazowania. Gotowy do integracji w urządzeniach elektronicznych do ww. zastosowań. Umożliwi poprawę bezpieczeństwa dostępu do satelitarnych systemów nawigacyjnych i wdrożenie nowych usług dla służb państwowych i gospodarki narodowej.

Zintegrowany system elektroniczny typu SoC (ang. System on Chip) zawiera innowacyjne rozwiązania analogowych, radiowych i cyfrowych bloków przetwarzania sygnałów umożliwiając jednoczesny odbiór z dwóch konstelacji GNSS oraz na dwóch różnych częstotliwościach nośnych L1/E1 oraz L5/E5. Zarządzany jest przez specjalizowany, wielordzeniowy procesor nawigacyjny AGAT.

Procesor ten umożliwia uruchomienie dedykowanego systemu operacyjnego pracującego w czasie rzeczywistym oraz komunikację z zewnętrznymi podsystemami, przekazując dane o pozycji w standardowym protokole NMEA. Jednostka sterująca zbudowana jest z wykorzystaniem 32 bitowego, wysokowydajnego oraz niskomocowego rdzenia obliczeniowego.

Autorska architektura procesora została od podstaw zaprojektowana w Instytucie Mikroelektroniki i Optoelektroniki WEiTI PW. Zastosowana architektura umożliwia wyznaczanie położenia nowymi metodami przy użyciu nowatorskich algorytmów zaimplementowanych jako oprogramowanie wbudowane.
W ramach projektu opracowano, wyprodukowano i scharakteryzowano układy scalone w technologii CMOS o wymiarze charakterystycznym 130 nm. Tworzą one trzyukładowy kompletny tor analogowy (tzw. chipset) odbiornika nawigacji satelitarnej, który odbiera sygnały nawigacyjne w dwóch pasmach częstotliwości (L1/E1, L5/E5) z obydwu konstelacji Galileo i GPS. Następnym krokiem do wykonania (w przyszłych pracach nad systemem odbiornika GNSS) będzie zintegrowanie tych trzech układów scalonych na jednej strukturze krzemowej wraz z dedykowanym procesorem nawigacyjnym AGAT.