mgr inż. Marcin Szelest

Automatyczna weryfikacja formalna układu elektronicznego w oparciu o schemat ideowy na potrzeby projektowania urządzeń elektronicznych o dużej niezawodności
dr hab. inż. Jacek Izydorczyk Politechnika Śląska
Obrona doktorska
18.11.2014 14:00
Politechnika Śląska
Pobierz plik (pdf, 171,28 kB)
Z pracą doktorską i opiniami recenzentów można się zapoznać w Biurze Dziekana Wydziału Automatyki, Elektroniki i Informatyki Politechniki Śląskiej.
Powered by eZ Publish™ CMS Open Source Web Content Management. Copyright © 1999-2012 eZ Systems AS (except where otherwise noted). All rights reserved.