mgr inż. Michał Staniewski
Analiza i modelowanie tranzystora polowego złączowego jako element układów VeSTIC (Vertical Slit Transistor based Integrated Circuits)
dr hab. inż. Andrzej Pfitzner, prof. nzw. Politechniki Warszawskiej
Obrona doktorska
01.12.2015 11:00
116
Pobierz plik (msword, 30,50 kB)